• Konsortium
• Arbeitsplan
• Impressum

Vernetzte Elektronische Steuergeräte (ECUs) sind das informationstechnische Rückgrat aller Systeme und Anlagen bestehend aus Elektrik, Elektronik, Mechanik und/oder physikalisch-chemischen Prozessen. Steuer­geräte bilden eine Schlüssel­domäne der deutschen Industrie. Der Markt ist groß aber hart umkämpft. Dabei spielt die Verifikation eine Schlüssel­rolle: weit über 50 % der Entwick­lungs­kosten einer sicherheits­kritischen ECU müssen allein für die Erreichung hoher Qualität und Sicherheit aufgewendet werden – mit steigender Tendenz.

Alle Sicherheitsnormen empfehlen die Nutzung formaler Techniken, um Verhaltens­garantien für kritische Funktiona­lität zu erhalten. In der Breite wurden diese Empfehlungen aber trotz des inzwischen erreichten hohen Leistungs­stands formaler Verifikations­werkzeuge noch nicht angenommen. Die Markt­durchdringung formaler Verifikations­technik ist unbefrie­digend.

Im FORTE-Projekt wurde daher die Integration der formalen Verifikations­prozesse der Partner für C- bzw. VHDL-Programme so ausgebaut, daß sich die Gesamt­bilanz – Prozess und Werkzeug – deutlich verbessert hat. Somit ist der Breiten­einsatz der formalen Veri­fika­tion in der Steuer­geräte­entwicklung, vor allem für die Automobil­elektronik, ermög­licht worden.

• Durch neue Techniken der Modellbildung und Abstraktion wird eine formale Verifi­kation von funktionalen und nicht-funktionalen Eigen­schaften ermöglicht, die zuvor aus Komplexitäts­gründen für formale Tech­niken nicht zugänglich waren.
• Das Sollverhalten eines Software­programms und eines Hard­ware­entwurfs werden bereits in frühen Entwurfsphasen in einem Verifikations­modell erfaßt. Die Verifikations­modelle dienen dazu, Entwurf und Verifikation enger miteinander zu verzahnen und dadurch höhere Qualität bei geringerem Aufwand zu erzielen.

Eine verbreiterte Anwendungsbasis durch eine technisch voll­ständige Integration in etablierte Entwurfs­prozesse verspricht somit handfeste funk­tionale und wirt­schaftliche Vorteile.

Das Projekt wurde durch das Bundesministerium für Bildung und Forschung gefördert und ist im April 2013 erfolgreich abgeschlossen worden.

Das Nachfolgeprojekt FORTISSIMO, das sich mit der Verifikation nebenläufiger Systeme beschäftigte, ging in September 2016 ebenfalls erfolgreich zu Ende.